加入聯蕓 | Maxio

加入聯蕓

人才發展

導師制度

不用擔心進入聯蕓后手足無措，我們將為每一位新員工配備導師，你的日常學習和工作將由他(她)悉心指導，幫助你高效的完成從校園人才到企業精英的華麗轉變

人才培養

入職培訓、公司層面的培訓、部門內部的專業培訓與導師日常的悉心指導相結合

晉升通道

管理序列與專業序列雙重晉升發展通道，立足發展的轉崗機會

招聘崗位

查看全部

數字電路設計工程師

工作地點：杭州

主要職責 1. 參與固態硬盤（SSD）芯片產品開發； 2.參與芯片中數字邏輯電路的實現，保證電路功能正確，性能達標； 3.參與SoC芯片的整合、實現； 4.參與FPGA 原型驗證； 5.配合芯片的量產工作。任職要求： 1.大學本科及以上學歷，微電子相關專業； 2.有志于從事ASIC設計工作； 3.具有扎實的數字電路設計的理論基礎； 4.了解嵌入式處理器架構； 5.熟悉ASIC設計流程或FPGA設計流程； 6.良好的溝通能力和團隊合作精神，良好的學習能力； 7.熟悉前端EDA工具，如Design complier等優先考慮； 8.熟悉Verilog等設計語言； 9.熟悉 PCIE，SATA，DDR，NANDFlash 相關接口的協議優先考慮。

數字電路設計工程師

工作地點：杭州

【崗位職責】 1.負責超大規模數字電路前端的設計與實現； 2.負責超大規模數字電路的驗證。【任職資格】 1.本科及以上學歷，電子、微電子、集成電路、數字信號處理、通信、計算機等相關專業； 2.掌握扎實的數字電路基礎知識； 3.能熟練使用Verilog或system Verilog編程語言及前端相關的EDA開發工具； 4. 熟練使用tcl、perl、python、makefile等腳本語言優先考慮。

數字電路設計工程師（ECC）

工作地點：杭州

一、崗位職責 1.負責公司所有DSP（ECC） IP開發與維護工作；二、任職要求 1.電子、通信、計算機等專業，具有碩士研究生以上學歷； 2.有扎實的數字電路設計基礎，熟悉verilog語言； 3.具有3年以上ECC/Security IP相關領域工作經驗； 4.具有通信信道編碼算法(LDPC、BCH、RS等)或者加密算法（AES、RSA等）實現基礎； 5.熟悉數字芯片設計流程。

數字電路設計工程師（DDR）

工作地點：杭州

一、崗位職責 1. 負責公司DDR Controller IP開發與維護工作；二、任職要求 1. 電子、通信、計算機等專業，具有碩士研究生以上學歷； 2. 具有DDR IP相關領域工作經驗； 3. 熟悉數字芯片設計流程；