<p id="iywyt"></p>

    <p id="iywyt"><del id="iywyt"><xmp id="iywyt"></xmp></del></p>
    <table id="iywyt"></table>
    1. <track id="iywyt"></track>
      <p id="iywyt"><label id="iywyt"><xmp id="iywyt"></xmp></label></p>
    2. <table id="iywyt"></table>

        加入聯蕓

        人才發展

        導師制度
        不用擔心進入聯蕓后手足無措,我們將為每一位新員工配備導師,你的日常學習和工作將由他(她)悉心指導,幫助你高效的完成從校園人才到企業精英的華麗轉變
        人才培養
        入職培訓、公司層面的培訓、部門內部的專業培訓與導師日常的悉心指導相結合
        晉升通道
        管理序列與專業序列雙重晉升發展通道,立足發展的轉崗機會

        招聘崗位

        查看全部
        數字電路設計工程師
        工作地點:杭州
        主要職責 1. 參與固態硬盤(SSD)芯片產品開發; 2.參與芯片中數字邏輯電路的實現,保證電路功能正確,性能達標; 3.參與SoC芯片的整合、實現; 4.參與FPGA 原型驗證; 5.配合芯片的量產工作。 任職要求: 1.大學本科及以上學歷,微電子相關專業; 2.有志于從事ASIC設計工作; 3.具有扎實的數字電路設計的理論基礎; 4.了解嵌入式處理器架構; 5.熟悉ASIC設計流程或FPGA設計流程; 6.良好的溝通能力和團隊合作精神,良好的學習能力; 7.熟悉前端EDA工具,如Design complier等優先考慮; 8.熟悉Verilog等設計語言; 9.熟悉 PCIE,SATA,DDR,NANDFlash 相關接口的協議優先考慮。
        了解詳情
        數字電路設計工程師
        工作地點:杭州
        【崗位職責】 1.負責超大規模數字電路前端的設計與實現; 2.負責超大規模數字電路的驗證。 【任職資格】 1.本科及以上學歷,電子、微電子、集成電路、數字信號處理、通信、計算機等相關專業; 2.掌握扎實的數字電路基礎知識; 3.能熟練使用Verilog或system Verilog編程語言及前端相關的EDA開發工具; 4. 熟練使用tcl、perl、python、makefile等腳本語言優先考慮。
        了解詳情
        數字電路設計工程師(ECC)
        工作地點:杭州
        一、 崗位職責 1.負責公司所有DSP(ECC) IP開發與維護工作; 二、 任職要求 1.電子、通信、計算機等專業,具有碩士研究生以上學歷; 2.有扎實的數字電路設計基礎,熟悉verilog語言; 3.具有3年以上ECC/Security IP相關領域工作經驗; 4.具有通信信道編碼算法(LDPC、BCH、RS等)或者加密算法(AES、RSA等)實現基礎; 5.熟悉數字芯片設計流程。
        了解詳情
        數字電路設計工程師(DDR)
        工作地點:杭州
        一、崗位職責 1. 負責公司DDR Controller IP開發與維護工作; 二、任職要求 1. 電子、通信、計算機等專業,具有碩士研究生以上學歷; 2. 具有DDR IP相關領域工作經驗; 3. 熟悉數字芯片設計流程;
        了解詳情

        福利待遇

        節日福利
        每逢佳節,您可以享受聯蕓科技帶給您的節日祝福、節日祝福禮、額外的假期以及更多福利!
        紀念日福利
        聯蕓科技的成長離不開每一位員工的辛勤付出,公司每年為您的生日以及入職紀念日送上一份祝福禮物。
        交通福利
        如果您駕車上下班,聯蕓科技會為您提供園區停車補助津貼。
        活動福利
        聯蕓科技每年都會組織春游、周年慶、部門團建、年會等多樣化活動,并且內設籃球、羽毛球、登山等多個運動俱樂部,為您打造健康愉快的生活。
        健康福利
        聯蕓科技非常注重您的健康,為您提供入職及年度健康體檢,并且在您成為正式員工后,會提供額外的健康商業保險。
        帶薪假期
        除法定節假日外,聯蕓科技會為您提供各種額外帶薪假,在您需要的時候,您可以放下手頭的工作,制定您的休假計劃。
        亚洲视频网
          <p id="iywyt"></p>

          <p id="iywyt"><del id="iywyt"><xmp id="iywyt"></xmp></del></p>
          <table id="iywyt"></table>
          1. <track id="iywyt"></track>
            <p id="iywyt"><label id="iywyt"><xmp id="iywyt"></xmp></label></p>
          2. <table id="iywyt"></table>